目前的存储器性能提高很快，DDR，SDRAM和RAM bus SDRAM的时钟频率可达400MHz以上，设时钟频率为400MHz，数据宽度为64比特，那么存储器带宽可达25.6Gbit/s，基本上就可以满足10Gbit/s数据缓冲的要求。

    由于通常高速全网通工业路由器硬件设计中的许多逻辑由FPGA实现，由于FPGA本身时钟到数据输出的延时较大，（一般为5ns以上），实现高频的SDRAM存控比较困难，因此一般高速路由器实现方案中无法使用高频工作的存储器。

    提高数据位宽度是一个有效的办法，由于目前用FPGA实现133M/100MHz存控较为可行，因此选用PC100或PC133 SDRAM，位宽为256位，那么工业级LTE路由器存储器带宽分别可达34Gbit/s和25.6Gbit/s，基本可满足10Gbit/s报文缓冲的需要。